



Physical Design Intern Core Theory Review VN

Trabajo Social con comunidad (Social) - Edit (Trường Tư Thục Trung Học Cơ Sở, Trung Học Phổ Thông Duy Tân)



messages.pdf_cover_qr_code_label

PHYSICAL DESIGN INTERN

Core Theory Review for Screening Test

Vietnamese explanations + English technical terms

Mục tiêu tài liệu

- Ôn nhanh các lý thuyết cốt lõi cho vị trí Physical Design Intern.
- Tập trung vào ASIC flow, floorplan, placement, CTS, routing, STA, power/IR drop, CMOS, digital logic, file formats và scripting.
- Mỗi mục có từ khóa tiếng Anh vì đề test/phỏng vấn thường dùng English terms.

Độ ưu tiên	Chủ đề	Lý do hay gặp trong test
Very High	STA: setup/hold/slack/skew/constraints	Gần như chắc chắn có câu hỏi về timing.
Very High	ASIC/PD flow: RTL-to-GDSII	Dùng để kiểm tra bạn có hiểu quy trình không.
High	Floorplan, placement, CTS, routing	Là phần đúng với JD Physical Design.
High	Power, IR drop, EM	JD có nhắc Power/IR Drop.
High	CMOS, transistor, digital logic	Kiến thức nền bắt buộc cho intern.
Medium	Linux, Tcl, Python	Cần biết để tự động hóa công cụ EDA.
Medium	GMAT/IQ logic	Khoảng 10/50 câu, cần làm nhanh.

Mục lục nhanh

1. ASIC và Physical Design flow
2. File/input/output quan trọng trong PD
3. Floorplanning và Power Planning
4. Placement và optimization
5. Clock Tree Synthesis (CTS)
6. Routing, congestion và antenna
7. Static Timing Analysis (STA)
8. Timing violation và cách fix
9. Power, IR Drop và Electromigration
10. CMOS, transistor và digital logic
11. Signoff checks: DRC, LVS, LEC, CDC
12. Linux/Tcl/Python cần biết
13. GMAT/IQ logic strategy
14. Cheat sheet và kế hoạch ôn tập 3 ngày

Cách học nhanh

- Học theo câu hỏi: What is it? Why do we need it? What can go wrong? How to fix?
- Với mỗi term, ghi nhớ 1 dòng định nghĩa tiếng Anh và 1 ví dụ thực tế.
- Ưu tiên hiểu bản chất hơn học thuộc. Đề intern thường hỏi concept, không yêu cầu thao tác tool sâu.

1. ASIC và Physical Design Flow

Physical Design (PD) là giai đoạn biến netlist logic thành layout vật lý có thể sản xuất. Định hướng cần nhớ: RTL describes behavior; synthesis creates gates; physical design places and connects those gates; signoff proves the chip is manufacturable and meets timing/power rules.

Step	English keyword	Cần hiểu
1	RTL Design	Mô tả chức năng bằng Verilog/VHDL/SystemVerilog.
2	Logic Synthesis	Biến RTL + constraints thành gate-level netlist dùng standard cells.
3	DFT Insertion	Thêm scan chain/test logic để chip có thể test sau sản xuất.
4	Floorplanning	Chọn die/core size, đặt macros, IO/pins, power grid sơ bộ.
5	Power Planning	Tạo power ring/stripe/rail cho VDD/VSS.
6	Placement	Đặt standard cells vào vị trí hợp lệ, tối ưu timing/congestion/power.
7	CTS	Xây clock tree để phân phối clock với skew/latency hợp lý.
8	Routing	Nối các net bằng metal layers: global routing + detailed routing.
9	Parasitic Extraction	Trích xuất R/C của wire và via thành SPEF/RC database.
10	STA/Signoff	Kiểm timing, DRC, LVS, IR drop, EM, noise, antenna.
11	GDSII/OASIS	Layout cuối cùng gửi foundry để tapeout.

Câu hỏi hay gặp

- What is RTL-to-GDSII flow?
- What is the difference between placement and routing?
- Why is CTS needed?
- What happens after routing?
- What is GDSII?

1.1 Logic view vs Physical view

View	Nội dung	Ví dụ
Logical view	Kết nối logic giữa gates/flip-flops; chưa cần tọa độ vật lý chi tiết.	Gate-level netlist: NAND2_X1 U1 (.A(a), .B(b), .Y(y)).
Physical view	Vị trí cell, metal route, via, blockage, power grid, parasitic RC.	DEF/GDSII/LEF/SPEF.
Timing view	Delay của cell + interconnect + constraint clock/I/O.	.lib, SDC, SPEF, STA report.

2. File/Input/Output quan trọng trong Physical Design

Một bài test intern rất hay hỏi ý nghĩa file. Hãy nhớ theo nhóm: logic, timing, physical, parasitic, final layout.

File/Term	Full name	Dùng để làm gì
RTL .v/.sv	Register Transfer Level	Source code mô tả chức năng thiết kế.
Netlist .v	Gate-level netlist	Kết quả synthesis: cell instances + nets.
SDC	Synopsys Design Constraints	Định nghĩa clock, input/output delay, false path, multicycle path, uncertainty.
.lib	Liberty timing library	Timing/power/function model của standard cells theo PVT corner.
LEF	Library Exchange Format	Abstract physical view: size, pins, blockages, routing layers của cell/macro.
DEF	Design Exchange Format	Thông tin design physical: floorplan, placement, routing, nets.
Tech LEF	Technology LEF	Thông tin metal layers, via rules, design rules cơ bản.
SPEF	Standard Parasitic Exchange Format	Parasitic R/C sau extraction để STA chính xác hơn.
GDSII/OASIS	Final layout database	Hình học layout cuối để tapeout/foundry.
UPF/CPF	Power intent	Mô tả power domain, isolation, level shifter, retention.

Mẹo nhớ nhanh

- SDC = constraints.
- .lib = timing/power model.
- LEF = abstract physical library.
- DEF = design physical database.
- SPEF = extracted parasitic RC.
- GDSII = final layout for fabrication.

3. Floorplanning và Power Planning

Floorplanning quyết định khung vật lý của chip/block. Nếu floorplan kém, các bước sau sẽ gặp congestion, timing fail, IR drop hoặc routing DRC.

Concept	Định nghĩa ngắn	Tại sao quan trọng
Die area	Tổng vùng silicon của chip/block.	Quá nhỏ gây congestion, quá lớn tăng cost/delay.
Core area	Vùng đặt standard cells bên trong die.	Ảnh hưởng utilization và route resource.
Utilization	Tỉ lệ diện tích cell / core area.	Cao quá -> congestion; thấp quá -> area lớn.
Aspect ratio	Tỉ lệ width/height của core.	Ảnh hưởng routing và macro placement.
Macro placement	Đặt SRAM/IP/macros lớn.	Macro đặt xấu có thể chặn route, làm timing khó.
Halo/Keepout	Vùng cấm đặt cell quanh macro.	Giảm congestion sát macro.
Blockage	Vùng hạn chế placement/routing.	Bảo vệ macro, chặn cell ở khu vực không mong muốn.
Pin placement	Đặt pin/I/O cho hợp lý.	Ảnh hưởng wirelength, congestion, timing.

3.1 Power planning

Power planning tạo mạng cấp nguồn VDD/VSS để mọi cell nhận đủ điện áp. Các thành phần thường gặp: power ring, power stripe, power rail, via array, follow pin rail.

Term	Ý nghĩa
Power ring	Vòng kim loại VDD/VSS quanh block/core để phân phối nguồn.
Power stripe	Đường kim loại dọc/ngang bên trong core để đưa nguồn đến gần cell.
Standard cell rail	Rail VDD/VSS theo hàng standard cell.
Via array	Nhiều via song song để giảm resistance và tăng current capacity.
Decap cell	Cell tụ điện nội bộ giúp ổn định nguồn, giảm dynamic IR drop.
Tap cell / Well tap	Nối body/well về VDD/VSS để tránh latch-up và đảm bảo well bias.

Lỗi thường gặp ở floorplan

- Utilization quá cao -> placement/routing congestion.
- Macro channel quá hẹp -> route bị nghẽn.
- Power grid yếu -> IR drop/EM violation.
- Pin đặt không hợp lý -> wirelength dài, timing xấu.

4. Placement và Optimization

Placement là bước đặt standard cells vào row hợp lệ. Sau placement, tool sẽ tối ưu timing, congestion, power và density trước khi CTS/routing.

Concept	Cần nhớ
Global placement	Đặt cell tổng quát để tối ưu wirelength và congestion. Chưa hoàn toàn legal.
Legalization	Đưa cell về vị trí hợp lệ trong standard-cell rows, không overlap.
Detailed placement	Tinh chỉnh vị trí cell để cải thiện timing/congestion.
Timing-driven placement	Đặt cell gần nhau hơn trên critical path để giảm wire delay.
Congestion-driven placement	Trải cell/đổi macro/blockage để route dễ hơn.
Cell sizing	Đổi cell drive strength lớn/nhỏ để fix timing/power.
Buffer insertion	Chèn buffer để cải thiện transition, fanout, hold hoặc long net.
Vt swapping	Đổi HVT/SVT/LVT để trade-off speed vs leakage.

Setup-oriented placement optimization

- Giảm wirelength trên critical path.
- Dùng cell drive mạnh hơn hoặc Vt nhanh hơn nếu cần.
- Giảm load/fanout bằng buffering hoặc logic restructuring.
- Tránh chèn buffer delay vô ích trên path setup-critical.

5. Clock Tree Synthesis (CTS)

Trước CTS, clock thường là ideal network trong timing. Sau CTS, tool tạo clock buffers/inverters và route clock để clock đến các flop với latency và skew có kiểm soát.

Term	Meaning	Note
Clock tree	Mạng phân phối clock từ source đến sinks.	Sinks thường là clock pins của flip-flops/latches.
Clock latency	Thời gian clock đi từ source đến register.	Còn gọi insertion delay.
Clock skew	Chênh lệch clock arrival time giữa launch và capture flop.	Có thể có lợi hoặc có hại tùy setup/hold.
Clock uncertainty	Biên độ không chắc chắn của clock: jitter, margin, modeling error.	Làm timing pessimistic hơn.
Clock transition	Độ dốc/slew của clock edge.	Quá chậm có thể vi phạm max transition.
Clock gating	Tắt clock có điều kiện để giảm dynamic power.	Cần check gating timing.
Useful skew	Điều chỉnh skew có chủ đích để cải thiện setup/hold.	Phải thận trọng vì ảnh hưởng path khác.

5.1 Skew ảnh hưởng setup/hold như thế nào?

Với một path launch flop -> combinational logic -> capture flop, capture clock đến muộn hơn launch clock có thể giúp setup vì có thêm thời gian, nhưng có thể làm hold khó hơn. Ngược lại, capture clock đến sớm hơn có thể làm setup khó hơn nhưng hold dễ hơn.

Tình huống	Ảnh hưởng setup	Ảnh hưởng hold
Capture clock đến muộn hơn launch clock	Thường tốt hơn cho setup	Thường xấu hơn cho hold
Capture clock đến sớm hơn launch clock	Thường xấu hơn cho setup	Thường tốt hơn cho hold

6. Routing, Congestion và Antenna

Routing nối các net sau placement/CTS bằng metal layers. Thường chia thành global routing và detailed routing.

Concept	Định nghĩa	Vấn đề liên quan
Global routing	Ước lượng đường đi trên routing grid.	Dự đoán congestion và route resource.
Detailed routing	Tạo wire/via thực tế thỏa design rules.	Có thể sinh DRC violations.
Routing congestion	Quá nhiều net cần đi qua cùng một vùng.	Gây detour, delay tăng, DRC khó fix.
Via	Kết nối giữa các metal layers.	Nhiều via tăng resistance/EM risk nếu yếu.
NDR	Non-default rule: wire rộng hoặc spacing lớn hơn.	Dùng cho clock/high-current/critical nets.
Antenna effect	Charge tích trên wire dài trong fabrication gây hỏng gate oxide.	Fix bằng antenna diode hoặc jumper.

Cách giảm congestion

- Giảm utilization hoặc tăng core area.
- Di chuyển macro, tăng channel giữa macro.
- Thêm placement/routing blockage hợp lý.
- Spread cells ở vùng nghẽn.
- Tối ưu pin placement để giảm crossing nets.

7. Static Timing Analysis (STA)

STA kiểm tra timing mà không cần simulation vector. Tool phân tích tất cả timing paths dựa trên delays, constraints và PVT corners.

Term	Meaning
Launch register	Register phát data ra.
Capture register	Register nhận data.
Data path delay	Delay từ launch clock pin -> Q -> logic/wire -> D của capture.
Clock path delay	Delay của clock đến launch/capture registers.
Setup check	Data phải đến sớm trước capture edge một khoảng setup time.
Hold check	Data phải giữ ổn định sau launch/capture edge một khoảng hold time.
Slack	Margin timing. Slack ≥ 0 pass; slack < 0 violation.
WNS	Worst Negative Slack: slack xấu nhất.
TNS	Total Negative Slack: tổng slack âm của các violating paths.

7.1 Setup timing intuition

Setup check hỏi: data của chu kỳ hiện tại có đến capture flop kịp trước cạnh clock tiếp theo không? Nếu data đến quá trễ, setup slack âm.

Thành phần làm setup khó hơn	Vì sao
Data path delay lớn	Data đến capture D trễ.
Clock period ngắn	Ít thời gian để data đi qua logic.
Setup time của flop lớn	Cần data ổn định sớm hơn trước clock edge.
Clock uncertainty lớn	Tool trừ margin để an toàn.
Capture clock đến sớm hơn launch	Giảm thời gian hữu dụng cho data.

7.2 Hold timing intuition

Hold check hỏi: data mới có thay đổi quá sớm làm capture flop bắt nhầm dữ liệu không? Hold violation thường xảy ra trên path quá nhanh/ngắn.

Thành phần làm hold khó hơn	Vì sao
Data path delay quá nhỏ	Data mới đến capture D quá sớm.
Capture clock đến muộn hơn launch	Mở cửa sổ hold lớn hơn.
Hold time của flop lớn	Cần data cũ giữ lâu hơn.
Minimum delay corner nhanh	Cell/wire nhanh làm data đến sớm.

8. Timing Violations và Cách Fix

Violation	Nguyên nhân thường gặp	Hướng fix phổ biến
Setup violation	Data path delay quá lớn, logic depth lớn, wire dài, load/fanout cao, clock period quá ngắn.	Upsize cell, dùng LVT, buffer long net, giảm logic depth, đặt cell gần nhau, giảm load, pipeline nếu được.
Hold violation	Data path quá ngắn/nhanh, clock skew bất lợi.	Thêm delay buffer/delay cell vào data path ngắn, downsize cell nhanh, điều chỉnh CTS nếu phù hợp.
Max transition	Slew quá chậm do load lớn/driver yếu/wire dài.	Upsize driver, chèn buffer, giảm fanout/load.
Max capacitance	Net load capacitance quá cao.	Chèn buffer chia load, giảm fanout, thay driver.
Max fanout	Một output drive quá nhiều inputs.	Buffer tree hoặc clone logic.

Phân biệt setup vs hold trong 10 giây

- Setup fail = data đến trễ -> cần làm path nhanh hơn hoặc cho nhiều thời gian hơn.
- Hold fail = data đến quá sớm -> cần làm path chậm hơn một chút.
- Setup thường liên quan max delay/slow corner; hold thường liên quan min delay/fast corner.
- Thêm buffer có thể giúp hold, nhưng có thể làm setup xấu hơn.

8.1 Constraints cần biết

SDC command/term	Ý nghĩa ngắn
create_clock	Tạo clock với period và waveform.
set_input_delay	Model delay từ ngoài chip/block đến input port.

SDC command/term	Ý nghĩa ngắn
set_output_delay	Model yêu cầu timing từ output port đến block/chip ngoài.
set_clock_uncertainty	Thêm margin cho jitter/skew/modeling uncertainty.
set_false_path	Bỏ qua path không cần timing functional.
set_multicycle_path	Path được phép chạy nhiều hơn 1 chu kỳ clock.
set_max_transition	Ràng buộc slew tối đa.
set_max_capacitance	Ràng buộc load capacitance tối đa.
set_max_fanout	Ràng buộc số input pins mà một net được drive.

9. Power, IR Drop và Electromigration

Ba nhóm power hay gặp: dynamic power, short-circuit power và leakage power. Trong test, công thức quan trọng nhất là $P_{dynamic} = activity * capacitance * voltage^2 * frequency$.

Power type	Nguồn gốc	Cách giảm
Dynamic power	Switching của capacitance khi net đổi 0/1.	Giảm activity, capacitance, voltage, frequency; clock gating.
Short-circuit power	PMOS và NMOS cùng dẫn trong khoảng ngắn khi transition.	Giảm slew quá chậm, tối ưu cell/load.
Leakage power	Dòng rò khi transistor off, tăng mạnh ở node nhỏ/nhiệt cao.	Dùng HVT, power gating, multi-Vt optimization.

9.1 IR drop

IR drop là sụt áp trên power delivery network do dòng I chạy qua điện trở R. Công thức trực giác: $V_{drop} = I * R$. Khi VDD tại cell bị giảm, cell chậm hơn, có thể gây setup violation hoặc chip không ổn định.

Loại IR drop	Mô tả	Fix
Static IR drop	Liên quan average current trong trạng thái ổn định.	Tăng stripe/ring, giảm resistance, thêm via, tối ưu power grid.
Dynamic IR drop	Liên quan switching đồng loạt, current spike theo thời gian.	Thêm decap, clock gating/staggering, giảm simultaneous switching, strengthen grid.

9.2 Electromigration (EM)

EM là hiện tượng dòng điện lớn làm các atom kim loại dịch chuyển theo thời gian. Hậu quả có thể là open/short hoặc tăng resistance. EM risk cao ở wire hẹp, current cao, nhiệt độ cao, via ít.

Fix EM/IR drop

- Dùng wire rộng hơn hoặc thêm parallel straps.
- Tăng số via/via array để giảm current density.
- Giảm switching/current tại khu vực nóng.
- Thêm power straps gần macro/cell dòng cao.
- Kiểm tra theo corner và mode signoff.

10. CMOS, Transistor và Digital Logic

Kiến thức nền cần nắm: CMOS inverter, NMOS/PMOS, gate delay, fanout, combinational/sequential logic.

Concept	Cần nhớ
NMOS	Dẫn tốt để kéo output xuống GND khi gate = 1. Truyền logic 0 tốt.
PMOS	Dẫn tốt để kéo output lên VDD khi gate = 0. Truyền logic 1 tốt.
CMOS inverter	1 PMOS pull-up + 1 NMOS pull-down. Input 0 -> output 1; input 1 -> output 0.
NAND gate	PMOS song song, NMOS nối tiếp. Thường nhanh/nhỏ hơn NOR với cùng fan-in trong CMOS.
NOR gate	PMOS nối tiếp, NMOS song song. PMOS nối tiếp làm pull-up yếu hơn.
Propagation delay	Thời gian output thay đổi sau input thay đổi. Tăng khi load capacitance tăng.
Fanout	Số input pins được drive bởi một output/net. Fanout cao -> load cao -> delay/slew xấu.
Slew/transition	Thời gian tín hiệu chuyển 0->1 hoặc 1->0. Slew chậm gây delay và power xấu.

10.1 Digital logic essentials

Term	Definition
Combinational logic	Output phụ thuộc vào input hiện tại. Ví dụ: AND, OR, mux, adder.
Sequential logic	Output phụ thuộc input hiện tại và state quá khứ. Ví dụ: flip-flop, counter, FSM.
Latch	Level-sensitive storage element. Mở khi enable active.
Flip-flop	Edge-triggered storage element. Lấy mẫu data tại clock edge.
MUX	Chọn 1 trong nhiều input dựa trên select bits. 4:1 MUX cần 2 select bits.
FSM	Finite State Machine: mạch tuần tự có các state và transition.
Metastability	Flop output mất thời gian dài để ổn định khi vi phạm setup/hold hoặc CDC.
CDC	Clock Domain Crossing: signal đi giữa hai clock domain khác nhau. Cần synchronizer/handshake/FIFO.

11. Signoff Checks: DRC, LVS, LEC, CDC

Check	Full name	Nội dung
DRC	Design Rule Check	Kiểm layout có vi phạm rule của foundry không: width, spacing, via, enclosure.
LVS	Layout Versus Schematic	Kiểm layout extracted netlist có match schematic/netlist không.
LEC	Logical Equivalence Check	Kiểm RTL/netlist hoặc netlist trước/sau optimization có tương đương logic.
STA	Static Timing Analysis	Kiểm setup/hold và constraints không cần vectors.
CDC	Clock Domain Crossing	Kiểm signal qua clock domain có synchronizer đúng không.
ERC	Electrical Rule Check	Kiểm lỗi điện như floating gate, short power/ground, well tie.
Antenna check	Kiểm antenna ratio trong quá trình fabrication.	
IR/EM signoff	Kiểm voltage drop và current density trên power/signal/clock nets.	

Phân biệt nhanh

- DRC hỏi: layout có đúng rule foundry không?
- LVS hỏi: layout có đúng kết nối logic không?
- LEC hỏi: hai netlist/RTL có tương đương logic không?
- STA hỏi: design có kịp timing không?
- IR/EM hỏi: power grid/wire có đủ khỏe không?

12. Linux, Tcl, Python cần biết

EDA tools thường dùng Tcl để chạy flow và report. Linux/Shell dùng để quản lý file/log. Python dùng để parse report, automation, data processing.

Command	Ý nghĩa
pwd	In đường dẫn hiện tại.
ls -l	Liệt kê file chi tiết.
cd dir	Chuyển thư mục.
grep "pattern" file	Tìm text trong file. Rất hay dùng với report/log.
find . -name "*.rpt"	Tìm file theo tên.
wc -l file	Đếm số dòng.
head/tail	Xem đầu/cuối file. tail -f để theo dõi log.
chmod +x script.sh	Cấp quyền execute.

12.1 Tcl mini syntax

```
set clk_period 2.0
puts "Clock period = $clk_period"
foreach rpt {setup.rpt hold.rpt} {
    puts "Reading $rpt"
}
```

- set var value: gán biến.

- \$var: lấy giá trị biến.
- foreach: lặp qua list.
- Trong tool EDA, lệnh Tcl có thể là create_clock, report_timing, get_cells, get_nets.

12.2 Python mini syntax

```
with open("timing.rpt") as f:
    for line in f:
        if "slack" in line.lower():
            print(line.strip())
```

- Cần biết for-loop, if, string search, file read/write, list/dict cơ bản.
- Dùng Python để parse report, thống kê WNS/TNS, lọc violations.

13. GMAT/IQ Logic Strategy

Nếu có 10 câu logic, mục tiêu là làm nhanh và không mất quá nhiều thời gian. Nếu bị kẹt ở 1 câu, đánh dấu và quay lại.

Dạng câu	Mẹo làm nhanh
Number sequence	Thử cộng sai khác, nhân/chia, bình phương, Fibonacci, xen kẽ 2 dãy.
Syllogism	Vẽ nhanh Venn diagram hoặc dùng logic all/some/none.
Ordering	Ghi điều kiện bằng mũi tên: A > B, C before D.
Rate/work	Dùng năng suất: total work = rate * time * people.
Percentage	Đổi phần trăm về số thập phân; cẩn thận base value.
Odd one out	Tìm nhóm chung về loại, chức năng, pattern.

Time management

- 50 câu / 60 phút -> trung bình 72 giây/câu.
- Logic/IQ: nếu quá 60-75 giây chưa ra, bỏ qua tạm thời.
- Câu PD/STA biết là chọn ngay, đừng suy nghĩ quá lâu.
- Luôn để 5 phút cuối soát lại câu bị đánh dấu.

14. Last-Minute Cheat Sheet

Question	One-line answer
What is physical design?	Transform gate-level netlist into manufacturable layout while meeting timing, power, area and DRC rules.
What is floorplan?	Define die/core, macro placement, pins, blockages and power grid structure.
What is placement?	Put standard cells into legal physical locations.
What is routing?	Connect placed cells using metal wires and vias.
What is CTS?	Build clock distribution network with controlled skew/latency/slew.
Setup violation means?	Data arrives too late at capture flop.
Hold violation means?	Data changes too early after clock edge.
Fix setup?	Reduce data delay, use faster cells, buffer long nets, improve placement, relax period if possible.
Fix hold?	Add delay to short data path, insert delay buffers, adjust skew carefully.
IR drop?	Voltage drop on power grid due to current through resistance.
EM?	Metal degradation due to high current density.
Dynamic power formula?	$P_{dynamic} = activity * capacitance * voltage^2 * frequency$.
LEF vs DEF?	LEF describes library physical abstracts; DEF describes design placement/routing.
SPEF?	Extracted parasitic resistance/capacitance for timing.
GDSII?	Final mask layout database for manufacturing.

15. Kế hoạch ôn tập 3 ngày

Ngày	Nội dung	Kết quả cần đạt
Day 1	ASIC flow, file formats, floorplan, placement, routing.	Tự nói được RTL-to-GDSII flow và giải thích SDC/.lib/LEF/DEF/SPEF/GDSII.
Day 2	STA setup/hold/slack/skew/constraints + timing fixes.	Phân biệt setup vs hold và biết cách fix cơ bản.
Day 3	Power/IR/EM, CMOS/digital logic, Linux/Tcl/Python, GMAT.	Ôn cheat sheet, làm practice test 50 câu, sửa lỗi sai.

Checklist trước khi đi test

- Giải thích được CTS, skew, latency bằng lời của mình.
- Nhớ setup = late data, hold = early data.
- Nhớ Pdynamic tỉ lệ với V^2 .
- Nhớ LEF/DEF/SDC/SPEF/GDSII.
- Nhớ DRC vs LVS.
- Luyện 1 bộ 50 câu trong 60 phút.

Appendix A - Mini Interview Q&A

Question	Good answer
Why is high utilization risky?	It reduces whitespace for placement and routing, increasing congestion, detours, DRC violations and timing issues.
Why does routing affect timing?	Wires add resistance and capacitance. After routing/extraction, interconnect delay becomes more accurate and may dominate timing.
Why is hold fixed after setup sometimes?	Setup and hold can conflict. Adding delay helps hold but hurts setup, so flows often close setup first and then carefully fix hold.
Why do we need multiple PVT corners?	Process, voltage and temperature change cell/wire delay and power. Slow corners are often critical for setup; fast corners are often critical for hold.
What is a critical path?	A timing path with very small or negative slack; it limits maximum frequency.
What does negative slack mean?	Timing requirement is not met. The magnitude tells how much margin is missing.
Why insert buffers?	To split large load, improve transition, reduce RC delay on long nets, build clock trees, or add delay for hold.
What is the risk of using too many LVT cells?	They are faster but have higher leakage power.
Why are decap cells used?	They provide local charge to reduce supply noise and dynamic IR drop.
What is antenna fixing?	Reducing fabrication-induced gate charge risk by diode insertion or metal jumping.

Final reminder

- Trong bài test, đừng bị ngợp bởi nhiều term. Hãy liên kết tất cả về 4 mục tiêu: timing, power, area, manufacturability.
- Nếu gặp câu hỏi không chắc, loại trừ đáp án không liên quan đến flow hoặc sai bản chất.